Skip to Content

Программируемые логические интегральные схемы

Программируемые логические интегральные схемы (ПЛИС — Programmable Logic Devices — PLD) представляют собой сверхбольшие интегральные схемы, содержащие от нескольких десятков до нескольких сотен ИС стандартной логики, которые могут быть соединены пользователем произвольным образом с помощью программирования. ПЛИС совмещает гибкость заказных БИС и доступность традиционной «жесткой» логики. По сравнению с другими микроэлектронными технологиями ПЛИС обеспечивает самый короткий проектно-технологический цикл, который изменяется от нескольких часов до нескольких дней, минимальные затраты на проектирование и наиболее высокую гибкость при необходимости модификации аппаратуры. ПЛИС характеризуются высоким быстродействием (единицы наносекунд), многократностью перепрограммирования и низкой потребляемой мощностью, которая позволяет использовать их в изделиях с батарейным питанием.
Программируемость ПЛИС обеспечивается наличием в них множества элементов программирования (ЭП), выполняющих функции ключей. В состав ЭП входят управляемые двухполюсники, проводимость которых может быть задана пользователем либо очень малой (замкнуто), либо достаточно большой (разомкнуто).

Состояния элементов программирования задают конфигурацию (схему) цифрового устройства, формируемого на кристалле.
В ПЛИС применяются следующие типы элементов программирования:
- PROM;
- EPROM;
- EEPROM;
- FLASH;
- SRAM.
Для программирования ПЛИС достаточно загрузить соответствующие данные в память конфигурации. Ускоренный процесс оперативного программирования способен производиться неограниченное число раз. В ПЛИС с памятью ОЗУ конфигурация разрушается при каждом выключении питания. При этом необходим процесс программирования (инициализации, конфигурирования) схемы — загрузка данных конфигурации из какой-либо энергонезависимой памяти, что требует времени порядка десятков миллисекунд.
Репрограммирование ПЛИС с памятью конфигурации SRAM производится в том же режиме, что и рабочий режим, путем воспроизведения кодовой последовательности в цепочку триггеров ОЗУ конфигурации. Стирание информации как специфический процесс воздействия на запоминающие элементы,